PAT-NO:

TITLE:

JP02002222934A

DOCUMENT-

11: 12(1(1)22:242:EE2-PA

IDENTIFIER:

SEMICONDUCTOR DEVICE AND MANUFACTURING

METHOD THEREOF

PUBN-DATE:

August 9, 2002

INVENTOR-INFORMATION:

NAME

COUNTRY

IIZUKA, TOSHIHIRO N/A YAMAMOTO, ASAE N/A

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC CORP N/A

APPL-NO:

JP2001020514

APPL-DATE: January 29, 2001

INT-CL (IPC): H01L027/108, H01L021/8242

ABSTRACT:

PROBLEM TO BE SOLVED: To reduce the temperature dependency of the leakage current of the capacitor of a semiconductor device which has a MIM structure, and further, to improve the reliability of the semiconductor device.

SOLUTION: In the manufacturing method of the semiconductor device, the film of a barrier insulation layer 6 is so formed by an atomic-layer chemical vaporphase epitaxy method as to be deposited on a lower electrode 5 of its capacitor

and on its interlayer insulation film 3, and a high-dielectric-constant film 7 is so deposited on the barrier insulation layer 6 as to form a capacitor insulation film 8. Also, a barrier insulation layer is further formed on the high- dielectric-constant film. In this way, an upper electrode 9 covering the capacitor insulation film 8 is so provided as to manufacture its capacitor having a MIM structure. Hereupon, the flow of the electrons in the film of the barrier insulation layer 6 is subjected to a Fowler-Nordheim(F-N) tunnel-current mechanism or a direct tunnel-current mechanism.

COPYRIGHT: (C)2002,JPO

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公閱番号 特期2002-222934

(P2002-222934A)

(43)公開日 平成14年8月9日(2002.8.9)

(51) Int.Cl.⁷

識別配号

ΡI

テーマコード(参考)

HO1L 27/108 21/8242 HOIL 27/10

621B 5F083

621C

審査請求 未請求 請求項の数12 OL (全 12 頁)


(21)出顧番号	特顧2001-20514(P2001-20514)	(71) 出題人 000004237 日本電気株式会社
(22) 出顧日	平成13年1月29日(2001.1.29)	東京都港区芝五丁目7番1号 (72) 発明者 飯塚 歓洋 東京都港区芝五丁目7番1号 日本電気株 式会社内
		(72)発明者 山本 朝恵 東京都港区芝五丁目7番1号 日本電気株 式会社内
		(74)代理人 100082935 弁理士 京本 直樹 (外2名)
		最終頁に絞く

(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】MIM構造のキャパシタのリーク電流の温度依存性を小さくし、更にその信頼性を向上させる。

【解決手段】キャパシタの下部電極5、層間絶縁膜3に被着するようにバリア絶縁層6を原子層化学気相成長法で成膜し、バリア絶縁層6に高誘電率膜7を被着させ容量絶縁膜8を形成する。また、高誘電率膜上に更にバリア絶縁層を形成する。このようにして、容量絶縁膜8を被覆する上部電極9を設けMIM構造のキャパシタを製造する。ここで、バリア絶縁層6の膜中の電子の流れは、Fowler Nordheim(F-N)トンネル電流あるいは直接トンネル電流機構となる。



BOOM CONTROL TANKS TO A SHEET STORE OF A DURY 2722200 A CONTROL AND A DURY TONE OF A DURY 2722200 A CONTROL AND A DURY 272220 A DURY 27220 A DURY 272220 A DU

(2)

特開2002-222934

2

【特許請求の範囲】

【請求項1】 半導体基板上に下部電極、容量絶縁膜および上部電極を順次積層して形成したキャパシタを有し、前記下部電極と上部電極とは金属膜で構成され、前記容量絶縁膜は第1の誘電体膜と第2の誘電体膜の積層膜で構成され、前記第1の誘電体膜は前記下部電極あるいは上部電極と前記第2の誘電体膜との間に介在し、前記第1の誘電体膜中の電子の流れがFowler Nordheim(F-N)トンネル電流機構あるいは直接トンネル電流機構となることを特徴とする半導体装置。【請求項2】 前記第1の誘電体膜はアルミナ膜であることを特徴とする請求項1記載の半導体装置。

1

【請求項3】 前記第2の誘電体膜が金属酸化膜で構成されていることを特徴とする請求項1または請求項2記載の半導体装置。

【請求項4】 前記金属酸化膜はTa2 O6 膜、ZrO2 膜、HfO2 膜、SrTiO3 膜、(Ba, Sr) TiO3 膜あるいはPb (Zr, Ti)O3 膜であることを特徴とする請求項3記載の半導体装置。

【請求項5】 半導体基板上にキャパシタの下部電極を 金属膜で形成し原子層化学気相成長(ALCVD)法で もって前記下部電極を被覆する容量絶縁膜を形成する工 程と、前記容量絶縁膜上にキャパシタの上部電極を形成 する工程と、を含むことを特徴とする半導体装置の製造 方法。

【請求項6】 前記容量絶縁膜は第1の誘電体膜と第2の誘電体膜の積層膜で構成され、原子層化学気相成長(ALCVD)法でもって前記第1の誘電体膜を前記下部電極上あるいは前記第2の誘電体膜上に被着させることを特徴とする請求項5記載の半導体装置の製造方法。【請求項7】 前記第1の誘電体膜はアルミナ膜であり、前記第2の誘電体膜は金属酸化膜で構成されることを特徴とする請求項6記載の半導体装置の製造方法。【請求項8】 前記金属酸化膜はTaz Os 膜、ZrOz 膜、HfOz 膜、SrTiOs 膜、(Ba, Sr)TiOs 膜あるいはPb(Zr, Ti)Os 膜であることを特徴とする請求項7記載の半導体装置。

【請求項9】 前記第1の誘電体膜を被着させる工程において、トリメチルアルミニウム(TMA)と酸化ガスとを反応ガスとした原子層化学気相成長(ALCVD)法でアルミナ膜を形成することを特徴とする請求項6、請求項7または請求項8記載の半導体装置の製造方法。【請求項10】 前記容量絶縁膜はTaz Os 膜、ZrOz 膜、HfOz 膜、SrTiO3 膜、(Ba. Sr)TiO3 膜またはPb(Zr, Ti)O3 膜であることを特徴とする請求項5記載の半導体装置の製造方法。

【請求項11】 前記金属膜は金属酸化物あるいは金属 窒化物で構成されることを特徴とする請求項5から請求 項10のうち1つの請求項に記載の半導体装置の製造方 法。 【請求項12】 前記金属酸化物、金属窒化物は、Ru O2、IrO2、TiN、TaNあるいはWNであることを特徴とする請求項11記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置およびその製造方法に関し、特に半導体装置のキャパシタ構造とその形成方法に関する。

10 [0002]

【従来の技術】半導体デバイスの中で記憶情報の任意な 入出力が可能なものにDRAMがある。このようなメモ リーデバイスであるDRAMのメモリーセルは、1個の トランスファトランジスタと、1個のキャパシタとから なるものが構造的に簡単であり、半導体装置の高集積化 に最も適するものとして広く用いられている。

【0003】また、最近の半導体デバイスではシステム LSIが重要になってきている。このような半導体装置 では、ロジック回路とメモリー回路とが半導体チップに 搭載されたロジック混載メモリーデバイス、ロジック回 路とアナログ回路混載のアナログ混載ロジックデバイス 等、種々の混載デバイスが開発検討されている。このよ うな混載デバイスにおいても、メモリーセルは上述した ように、1個のトランスファトランジスタと1個のキャ パシタとから構成される。

【0004】このようなメモリーセルのキャパシタでは、半導体デバイスの更なる高集積化に伴い、3次元構造のものが開発され使用されてきている。このキャパシタの3次元化は次のような理由による。すなわち、半導体素子の微細化及び高密度化に伴いキャパシタの占有面積の縮小化が必須となっている。しかし、半導体デバイスのメモリー部の安定動作及び信頼性確保のためには、一定以上の容量値が必要とされる。そこで、キャパシタの電極を平面構造から3次元構造に変えて、縮小した占有面積の中でキャパシタ電極の表面積を拡大することが必要となる。

【0005】このメモリーセルの3次元構造のキャパシタにはスタック構造のものとトレンチ構造のものとがある。これらの構造にはそれぞれ一長一知があるが、スタック構造のものはアルファー線の入射あるいは回路等からのノイズに対する耐性が高く、比較的に容量値の小さい場合でも安定動作する。このために、半導体素子の設計基準が0.10μm程度となる半導体デバイスにおいても、スタック構造のキャパシタは有効であると考えられている。

【0006】そして、最近では、このスタック構造のキャパシタ(以下、スタック型のキャパシタと呼称する)の場合、微少な面積領域に所定の容量値を確保するために非常に高い誘電率を有する誘電体膜(容量絶疑膜)が 50 必要になってきている。そこで、このような高誘電率膜 (3)

特開2002-222934

として、五酸化タンタル (Taz Ob)膜、SrTiO a (以下、STO膜という)、(Ba, Sr) TiO3 (以下、BST膜という)、Pb(Zr, Ti)O₈ (以下、PZT膜という)などの絶縁材料が精力的に検 討されている。更には、スタック型のキャパシタの下部 電極として新しい導電体材料が必要になってきている。 これは、上記のような高誘電率の絶縁材料と下部電極と の適切な組み合わせを通して、キャパシタの高い信頼性 を確保するためである。例えば、1994年 インター ナショナル エレクトロン デバイス ミーティング (International Electron D evices Meeting)のダイジェスト オブ テクニカル ペーパー (Digest of Tec hnical Papers)831~834頁に示さ れているように、容量絶縁膜にSTO膜が使用され下部 電極に二酸化ルテニウム(RuOュ)の導電体材料が適 用されている。同様なキャパシタ構造については、例え ば特開2000-114482号公報に記載されてい

【0007】以下、図11を参照して従来の高誘電率膜 で構成されるスタック型のキャパシタの構造について説 明する。ここで、図11(a)は模式化したスタック型 のキャパシタの平面図であり、簡単化のため下部電極と 容量絶縁膜と上部電極とが示されている。図11(b) は、図11(a)に記すX-Yでの断面図である。

【0008】以下、図11(a)と図11(b)とを一 緒にして説明する。図11(b)に示すように、導電型 がP型のシリコン基板101表面の所定の領域に導電型 がN型の拡散層102が形成され、シリコン基板101 上の層間絶縁膜103の一部が開口されプラグ104が 形成されている。そして、下部電極105が直接に層間 絶縁膜103に被着するように形成されている。ここ で、下部電極105と拡散層102とはプラグ104で 電気接続される。

【0009】そして、図11(a)および図11(b) に示すように、下部電極105の側面および上面、さら に層間絶縁膜103上に容量絶縁膜106が形成され る。ここで、下部電極105は二酸化ルテニウムの金属 膜で構成され、容量絶縁膜106は、例えばTa2 Os 膜、STO膜等で構成される。そして、全体を被覆する ように上部電極107が形成される。なお、この上部電 極107も下部電極と同様な金鳳膜で構成される。

(0010)

【発明が解決しようとする課題】本発明者は、上述した ような高誘電率材料を容量絶縁膜とするMIM(Met al/Insulator/Metal) 構造のキャパ シタについて詳細に検討した。

【0011】その結果、金属酸化物である、五酸化タン タル(Taz Os)、二酸化ジリコニウム(ZrO

iO₃)膜、BST ((Ba, Sr) TiO₃)膜ある いはPZT (Pb (Zr, Ti)O3)膜、を上記の容 量絶縁膜とすると、容量絶縁膜中のリーク電流は、測定 温度が高くなるに従い増大することが判明した。

【0012】このようなリーク電流の測定温度依存性の 概略を図12に従って説明する。ここで、図12に示す 特性は、上述したMIM構造のキャパシタのものであ る。なお、容量絶縁膜はSTO膜の場合である。また、 下部電極-上部電極間に印加する電圧は+1V/-1V 10 の場合である。

【0013】図12では、横軸に測定温度を絶対温度に しその逆数 (1/T) をとっている。そして、容量(絶 緑)膜中のリーク電流Jを対数表示にとっている。 図1 2に示すように、容量膜中のリーク電流 J/T2 は、1 **/Tの増加と共にほぼ比例して減少する。これは、容量** 膜中のリーク電流」が、キャパシタ電極である下部電極 あるいは上部電極から容量絶縁膜への電子の熱放出に律 速されることを示している。このように従来の技術で は、容量膜中のリーク電流」は、測定温度の増加と共に 急激に増大するようになる。このリーク電流の温度依存 性は上記印加電圧に依存するが、いずれにしても、この リーク電流は測定温度の増加に伴い増大するようにな

【0014】半導体デバイスの動作においては、動作温 度は150℃程度まで保証することが必要である。特 に、ロジック混載メモリーデバイスでは、上述したMI M構造のキャパシタにおいて、動作温度が高くなっても 容量絶縁膜中のリーク電流の増加を抑制することが強く 要求される。このデバイスでは、リーク電流の増加がそ の動作に大きく影響するからである。

【0015】本発明の主目的は、MIM構造のキャパシ タのリーク電流の温度依存性を小さくし、更にその信頼 性を向上させることにある。また、本発明の他の目的 は、高誘電率である金属酸化物の材料を容量絶縁膜とす るキャパシタにおいて、簡便な手法でもってその容量値 を向上させることにある。

[0016]

【課題を解決するための手段】このために本発明の半導 体装置では、半導体基板上に下部電極、容量絶縁膜およ び上部電極を順次積層して形成したキャパシタを有し、 前記下部電極と上部電極とは金属膜で構成され、前記容 量絶縁膜は第1の誘電体膜と第2の誘電体膜の積層膜で 構成されている. ここで、前記第1の誘電体膜は前記下 部電極あるいは上部電極と前記第2の誘電体膜との間に 介在し、前記第1の誘電体膜中の電子の流れがFow1 er Nordheim (F-N) トンネル電流機構あ るいは直接トンネル電流機構となる。このような第1の 誘電体膜としてはアルミナ膜が用いられる。

【0017】このようなMIM構造のキャパシタにする 2)、二酸化ハフニウム(H f O2)、STO(SrT 50 ことで、このキャパシタ使用時での容量絶縁膜中のリー